Perancangan Datapath Prosesor RISC 32 Bit dengan Arsitektur SPARC Menggunakan MODELSIM  

Oleh:

Bachri, Karel Octavianus

Jenis: Article from Journal - ilmiah nasional - tidak terakreditasi DIKTI - atma jaya
Dalam koleksi: Jurnal Elektro vol. 4 no. 1 (Apr. 2011), page 111-118.
Topik: Aliran Data; RISC; SPARC 32 Bit; MODELSIM
Fulltext: PERANCANGAN DATAPATH_Ros.pdf (189.49KB)

Ketersediaan

Perpustakaan Pusat (Semanggi) Nomor Panggil: EE46.1 Non-tandon: 1 (dapat dipinjam: 0) Tandon: tidak ada

Lihat Detail Induk

Isi artikel

Suatu datapath adalah sekumpulan unit fungsional di dalam central processing unit (CPU) yang menyediakan rute aliran data dalam prosesor. Oleh karena itu prancangan datapath merupakan suatu hal yang sangat penting dalam perancangan sebuah prosesor. Untuk memudahkan perancangan, dalam penelitian ini datapath hanya dirancang untuk mengalirkan instruksi-instruksi load/store, control transfer dan arithmetic/logic/shift. Walaupun demikian, datapath ini dirancang untuk dapat mendukung aspek pipelining di kemudian hari. Dari hasil pengujian tampak bahwa datapath yang dirancang dapat berfungsi dengan baik sebagaimana yang diharapkan.

Opini Anda

Klik untuk menuliskan opini Anda tentang koleksi ini!

Kembali