Perancangan Rangkaian Terintegrasi Dekoder 6x64  

Oleh:

Julian, E. Shitadewi

Jenis: Article from Journal - ilmiah nasional - tidak terakreditasi DIKTI - atma jaya
Dalam koleksi: Jurnal Elektro vol. 2 no. 1 (Apr. 2009), page 1-14.
Topik: Perancangan Dekoder; Perancangan Rangkaian Terintegrasi; Electric; Dekoder 6x64
Fulltext: Jurnal Elektro Vol 2 No 1 April 09 ( 01 - 14 )SHINTA_rev.pdf (441.73KB)

Isi artikel

Dekoder adalah suatu rangkaian yang dapat mengubah informasi biner dari n masukan menjadi maksimum 2n keluaran yang berbeda. Dekoder digunakan terutama untuk pengalamatan seperti pada memori. Selain itu dekoder juga digunakan pada penjumlah dan pengali biner yang merupakan komponen dasar dari sistem yang lebih kompleks seperti prosesor. Penelitian ini bertujuan membuat rancangan rangkaian terintegrasi (integrated circuit) dekoder 6x64 yang mempunyai waktu tunda kecil dan berukuran kecil. Proses perancangan dilakukan secara bertingkat dimulai dari perancangan pada tingkat rangkaian terintegrasi, gerbang logika (logic gate), skematik dan tata letak (layout). Untuk membantu membuat rancangan dan menguji hasil rancangan digunakan perangkat lunak Electric. Rancangan layout dibuat mengikuti aturan disain MOSIS untuk teknologi 0,5xm. Dari hasil simulasi diketahui bahwa rancangan-rancangan dekoder 6x64 yang dibuat dapat bekerja dengan baik. Dekoder 6x64 Alternatif 1 yang menggunakan 9 buah dekoder 3x8 mempunyai luas sekitar 0,1mm2 dan memberikan waktu tunda rata-rata sebesar 829ps. Dekoder 6x64 Alternatif 2 yang menggunakan 1 buah dekoder 2x4 dan 4 buah dekoder 4x16 mempunyai luas sekitar 0,07mm2 dan memberikan waktu tunda rata-rata sebesar 888ps.

Opini Anda

Klik untuk menuliskan opini Anda tentang koleksi ini!

Kembali