Phase Locked Loop (PLL) merupakan sebuah sistem kontrol frekuensi yang memanfaatkan sensitivitas deteksi fasa antara sinyal masukan dan sinyal keluaran dari sebuah rangkaian osilasi yang terkontrol atau dapat diartikan juga sebagai
rangkaian pengunci fasa yang dihasilkan dari perubahan fasa antara frekuensi referensi dengan keluaran VCO. Rangkaian PLL yang dirancang terdiri dari rangkaian transistor untuk phase comparator dan VCO serta rangkaian terpadu untuk
LPF, prescaler, osilator referensi, dan pembagi. Kestabilan akan diperoleh jika frekuensi yang dikeluarkan sama dengan perkalian antara frekuensi aliran dan jumlah pembagi. Hasil yang didalam sesuai rancangan dapat dihasilkan frekuensi 87.5 MHz, 89 MHz, 93 MHz, dan 98.7 MHz. |