Detail Perancangan Bagian Prosesor SPARC 32 Bit untuk Mengolah Instruksi Load, Store, Call dan Branch Menggunakan ModelSim Bibliografi Author: ADRIAN, MARCELLUS ; MARIA A.KARTAWIDJAJA (Advisor) Topik: Prosesor; RISC; SPARC Bahasa: (ID )     Penerbit: Program Studi Teknik Elektro Fakultas Teknik Unika Atma Jaya     Tempat Terbit: Jakarta    Tahun Terbit: 2009     Jenis: Theses - Undergraduate Thesis Fulltext: Marcellinus Adrian's Undergraduate Theses.pdf (2.04MB; 6 download) Macellus Adrian-PENDUKUNG.pdf (24.54KB; 2 download) Ketersediaan Perpustakaan Pusat (Semanggi) Nomor Panggil: FTE-1884 Non-tandon: tidak ada Tandon: 1  Lihat Detail Induk Abstract Prosesor yang digunakan pada saat ini telah dibuat secara paten oleh pabrik pembuatnya sehingga tidak dapat dimodifikasi oleh pengguna. Masalah ini dapat diatasi bila pengguna dapat merancang sendiri prosesor yang dibutuhkan. Perancangan prosesor SPARC 32 bit ini bertujuan menghasilkan bagian prosesor yang mampu memroses instruksi load, store, call, dan branch. Perancangan meliputi perancangan RTN dan datapath serta perancangan control unit. Pengujian dilakukan secara simulasi dengan ModelSim. Hasil pengujian menunjukkan bahwa prosesor SPARC 32 bit mampu memroses instruksi dengan baik, dan membutuhkan jumlah clock yang sama untuk memroses tahap-tahap dalam instruksi. Opini Anda Klik untuk menuliskan opini Anda tentang koleksi ini! Lihat Sejarah Pengadaan  Konversi Metadata   Kembali

Copyright © 2006, 2007 Unika Atma Jaya, all rights reserved